日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 1月25日

出願番号 Application Number:

特願2001-017603

出 願 人 Applicant(s):

富士通株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 4月20日

特許庁長官 Commissioner, Japan Patent Office







PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: January 25, 2001

Application Number:

Japanese Patent Application

No. 2001-017603

Applicant(s)

FUJITSU LIMITED

April 20, 2001

Commissioner,

Patent Office

Kouzo Oikawa (Seal)

Certificate No.2001-3034315

特2001-017603

【書類名】 特許願

【整理番号】 0040566

【提出日】 平成13年 1月25日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 G11C 7/00

G11C 29/00

【発明の名称】 初期不良ブロックのマーキング方法、検索方法、及び半

導体記憶装置

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 古川 秀之

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

特2001-017603

【物件名】

要約書 1

【包括委任状番号】 9704678

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 初期不良ブロックのマーキング方法、検索方法、及び半導体記憶装置

【特許請求の範囲】

【請求項1】メモリ領域が複数のブロックに分割されECC機能を有する半 導体記憶装置において初期不良ブロックをマーキングする方法であって、

初期不良ブロックを検出し、

該初期不良ブロックの特定の領域に対してECCエラーとなるECCコードを 書き込む

各段階を含むことを特徴とする初期不良ブロックのマーキング方法。

【請求項2】該ECCコードを書き込む段階は、該半導体記憶装置の内部ECC生成機能を停止させ、外部から該ECCコードを書き込むことを特徴とする請求項1記載の初期不良ブロックのマーキング方法。

【請求項3】該ECCコードを書き込む段階の後に該初期不良ブロックからデータを読み出し、読み出したデータのECCチェックを行い、ECCエラーが検出される場合には該半導体記憶装置を不良品としてリジェクトする段階を更に含むことを特徴とする請求項1記載の初期不良ブロックのマーキング方法。

【請求項4】メモリ領域が複数のブロックに分割されECC機能を有する半 導体記憶装置に存在する初期不良ブロックを検索する方法であって、

あるブロックの特定の領域からデータを読み出し、

読み出したデータのECCチェックを行い、

ECCエラーが検出される場合には該ブロックを不良ブロックとして特定する 各段階を含むことを特徴とする初期不良ブロックの検索方法。

【請求項5】複数のブロックに分割されたメモリ領域と、

アクセスするブロックの書き込みデータ及び読み出しデータに対してECCコードを生成するECC生成回路と、

該ECC生成回路のECC生成機能を停止することによって外部から直接のE CCコード書き込みを可能にするECC停止回路

を含むことを特徴とする半導体記憶装置。

【請求項6】ECCエラーの有無に関する情報を外部に出力することを特徴とする請求項5記載の半導体記憶装置。

【請求項7】データ読み出し動作後に所定のコマンド入力に応答して該EC Cエラーの有無に関する情報を外部に出力することを特徴とする請求項6記載の 半導体記憶装置。

【請求項8】ECC訂正可能であるか否かに関する情報を外部に出力することを特徴とする請求項5記載の半導体記憶装置。

【請求項9】データ読み出し動作後に所定のコマンド入力に応答して該EC C訂正可能であるか否かに関する情報を外部に出力することを特徴とする請求項 8記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体記憶装置に関し、詳しくは、不良ブロックが存在する半導体記憶装置に関する。

[0002]

【従来の技術】

NAND型フラッシュメモリやAND型フラッシュメモリにおいては、NOR型フラッシュメモリと異なり、不良ビットを含む初期不良ブロックの存在が許される。この初期不良ブロックのアドレスをユーザに知らせるために、製造業者は、初期不良ブロックの特定領域全体に対してデータ"00h"を書き込む。なお正常ブロックの特定領域は、全体がイレーズ状態であり"FFh"が記録されている。ユーザはこの特定領域のデータを読み出して、読み出したデータが全バイト"FFh"であるか否かを判断する。判断としては、特定領域のデータの1つでも"FFh"でないものが存在すれば、そのブロックは不良であると判断する

[0003]

不良と判断されたブロックは、メモリコントローラやCPU等の制御側の機器 において、不良ブロックを示すリストを用いて管理される。具体的には、フラッ

特2001-017603

シュメモリを使用する機器において、最初に全ブロックの特定領域のデータを読み出して、全バイトが"FFh"であるか否かを判断する。不良ブロックを検出すると、予め定められたテーブル形式などのフォーマットに従って、不良ブロックのアドレスに関する情報を、フラッシュメモリ自体或いは別の記憶装置に記録する。フラッシュメモリを使用する際には、この不良ブロックのアドレス情報を参照して、不良ブロックを使用しないように管理する。

[0004]

【発明が解決しようとする課題】

このようにしてフラッシュメモリの不良ブロックを管理する場合、一旦メモリを使用してしまうと、出荷時の状態のデータが消失することになる。従って、一旦使用したメモリを別のシステムで使用する場合などには、メモリのデータを検査しても不良ブロックの位置が分からない。

[0005]

またNAND型フラッシュメモリやAND型フラッシュメモリにおいては、出荷後に不良箇所が新たに発生する場合がある。例えば、良ブロックとして使用中のブロックからデータを読み出した場合に、ECCエラーが検出されると、このブロックを後発の不良ブロックとして管理して、以降は使用しないように制御する必要がある。このように不良ブロックには初期不良ブロックと後発性の不良ブロックとが存在し、それぞれに対して異なった検出処理を行うために、不良ブロックの管理が複雑になるという問題がある。

[0006]

従って本発明は、上記関連技術の問題点を鑑みて、不良ブロックの管理が容易な不良ブロック管理方法及び半導体記憶装置を提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明においては、メモリ領域が複数のブロックに分割されECC機能を有する半導体記憶装置において出荷時に初期不良ブロックをマーキングする方法は、初期不良ブロックを検出し、該初期不良ブロックの特定の領域に対してECCエラーとなるECCコードを書き込む各段階を含むことを特徴とする。

[0008]

また本発明においては、メモリ領域が複数のブロックに分割されECC機能を有する半導体記憶装置において出荷時から存在する初期不良ブロックを検索する方法は、あるブロックの特定の領域からデータを読み出し、読み出したデータのECCチェックを行い、ECCエラーが検出される場合には該ブロックを不良ブロックとして特定する各段階を含むことを特徴とする。

[0009]

上記のようにして初期不良ブロックを管理すれば、一旦メモリを使用して出荷時のデータが消失してしまっても、各ブロックに対してデータ読み出し動作を実行すると、不良ブロックにはECCエラーが発生し、不良でない正常なブロックにはECCエラーが発生しないことになる。従って、一旦使用したメモリを別のシステムで使用する場合などに、メモリのデータを検査することで初期不良ブロックを含む不良ブロックの位置を特定することが出来る。

[0010]

また出荷後に不良箇所が新たに発生した場合、即ち使用中のブロックからデータを読み出した際にECCエラーが検出された場合には、読み出しデータのECCコードと記録されたECCコードとが一致しない不良ブロックとして、このブロックを管理すればよい。従って、初期不良ブロックと後発の不良ブロックとは、同一の状態のブロックとなり、不良ブロックの管理が容易になる。

[0011]

また半導体記憶装置からECCエラーの有無情報を外部に出力する構成とすれば、不良ブロックを検出するためには、この有無情報の判定を行うだけでよい。 従って、従来の場合のように特定領域の全てのデータに対して検査をする必要が 無くなり、初期不良ブロック検索処理を高速に実行することが可能になる。

[0012]

また本発明においては、半導体記憶装置は、複数のブロックに分割されたメモリ領域と、アクセスするブロックの書き込みデータ及び読み出しデータに対して ECCコードを生成するECC生成回路と、該ECC生成回路のECC生成機能 を停止することによって外部から直接のECCコード書き込みを可能にするEC C停止回路を含むことを特徴とする。

[0013]

上記半導体記憶装置において、出荷時の検査により不良ブロックを検出すると、その不良ブロックの特定領域にECCエラーを示すECCコードを書き込む必要があるが、ECC生成回路が通常どおりに動作していては、ECCエラー状態を示すECCコードを書き込むことは出来ない。そこでECC停止回路を起動し、ECC生成回路の動作を停止させることによって、外部からECCエラーを示すECCコードを直接に書き込むことが可能になる。

[0014]

【発明の実施の形態】

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

[0015]

図1は、本発明による初期不良ブロックのデータ構造を示す図である。

[0016]

本発明においては、メモリにはECC機能が設けられていることを前提としている。このようなメモリにおいて、初期不良ブロックを示す定義として、「読み出しECCエラーが発生する領域がブロック内の特定領域に存在すること」とする。即ち、出荷時には、初期不良であることが判明したブロック内の特定領域に対して、ECCエラーが発生するようなデータが書き込まれた状態にしておく。

[0017]

図1において、1つのブロックには、n個のページとしてページのからページ nが含まれる。また各ページは、データ領域とECCコード領域に分かれている。初期不良ブロックを示すために用いる特定領域としては、例えば、ページの及びページ1を用いる。図1に示されるブロックが不良ブロックである場合、ページのを読み出した場合のDataOのECCコードが、ECCコード領域のECCコードと異なるようにECCOを設定する。またページ1を読み出した場合のData1のECCコードが、ECCコード領域のECCコードと異なるようにECC1を設定する。ページの及びページ1の両方に対して、エラーとなるECCコードを設定することが望ましいが、エラーとなるECCコードを一方にのみ

設定するようにしてもよい。

[0018]

不良ブロックであるか否かを判断する際には、特定領域であるページO及びページ1のデータを読み出して、ECCエラーが発生するか否かを判定すればよい。少なくともページO及びページ1の何れかにおいてECCエラーが発生すると、このブロックは不良ブロックとして判断される。

[0019]

このようにして初期不良ブロックを管理すれば、一旦メモリを使用して出荷時のデータが消失してしまっても、各ブロックに対してデータ読み出し動作を実行すると、不良ブロックにはECCエラーが発生し、不良でない正常なブロックにはECCエラーが発生しないことになる。従って、一旦使用したメモリを別のシステムで使用する場合などに、メモリのデータを検査することで不良ブロックの位置を特定することが出来る。

[0020]

また出荷後に不良箇所が新たに発生した場合、即ち使用中のブロックからデータを読み出した際にECCエラーが検出された場合には、読み出しデータのECCコードと記録されたECCコードとが一致しない不良ブロックとして、このブロックを管理すればよい。従って、初期不良ブロックと後発の不良ブロックとは、同一の状態のブロックとなり、不良ブロックの管理が容易になる。

[0021]

図2は、本発明による半導体記憶装置の構成を示すブロック図である。

[0022]

図2の半導体記憶装置11は、例えばECC機能つきNAND型或いはAND型のフラッシュメモリであり、データバッファ12、バッファ制御回路13、データバッファ14、ECC生成・エラー訂正回路15、及びメモリセルアレイ16を含む。

[0023]

バッファ制御回路13は、制御信号、データ信号、アドレス信号等を外部から 受け取ると共に、外部へデータ信号等を出力する。バッファ制御回路13は、デ ータ入出力に関するバッファリングを制御すると共に、ECC関連の処理の制御 を行う。

[0024]

通常動作においては、ECC機能が使用される。データ書き込みの場合には、データがバッファ制御回路13に入力されると、バッファ制御回路13はECC生成・エラー訂正回路15にデータを供給して、入力データのECCコードを計算させる。計算されたECCコードは、データバッファ14に供給されバッファリングされる。また入力データは、バッファ制御回路13からデータバッファ12に供給されバッファリングされる。データバッファ12の入力データとデータバッファ14のECCコードとが、メモリセルアレイ16に供給され、指定されたアドレスに記憶される。図1に示されるように、データはデータ領域に格納され、ECCコードはECCコード領域に格納される。

[0025]

データ読み出しの場合には、メモリセルアレイ16の指定されたアドレスからデータが読み出されると、データバッファ12に供給されバッファリングされる。また読み出しデータに対応するECCコードがメモリセルアレイ16から読み出され、データバッファ14に供給されバッファリングされる。バッファ制御回路13は、メモリセルアレイ16から読み出したデータをECC生成・エラー訂正回路15に供給して、入力データのECCコードを計算させる。ECC生成・エラー訂正回路15は、データバッファ14から読み出しデータに対応するECCコードを受け取り、計算したECCコードと読み出されたECCコードとを比較する。両者が一致しない場合には、ECCエラーが検出される。

[0026]

ECCエラーが1ビットのエラーである場合には、ECC生成・エラー訂正回路15がエラー訂正を行い、訂正されたデータを外部に出力する。エラーの無い場合には、データバッファ12にバッファリングされたデータが、バッファ制御回路13を介して半導体記憶装置11外部に出力される。

[0027]

データ読み出し動作の際には、ECCエラーの有無を示す信号が、バッファ制

御回路13から外部に出力される。或いは、外部からステータスリードコマンド等をバッファ制御回路13に供給することで、これに応答してECCエラーの有無を外部に通知するように構成してもよい。またエラー訂正の可/不可を示す情報を外部に出力するようにしても良い。

[0028]

バッファ制御回路13は、ECC停止回路13aを含む。ECC停止回路13aは、外部からの制御信号やコマンド入力に応じて動作し、ECC生成・エラー訂正回路15による処理を停止させる機能を有する。このECC停止回路13aは、検出された不良ブロックの特定領域にECCエラーを発生するようなECCコードを、ECC生成・エラー訂正回路15による処理を介することなしに、外部からメモリセルアレイ16に書き込むために設けられる。即ち、出荷時の検査により不良ブロックを検出すると、その不良ブロックにおけるページ0及びページ1のECCコード領域に、ECCエラーを示すようなECCコードを書き込む必要がある。この際に、ECC生成・エラー訂正回路15が通常どおりに動作していては、ECCエラー状態を示すECCコードを書き込むことは出来ない。そこで外部からの制御信号入力やコマンド入力によって、ECC停止回路13aを起動し、ECC生成・エラー訂正回路15の動作を停止させる。これによって、外部からECCエラーを示すようなECCコードを書き込むことが可能になる。

[0029]

図3は、本発明による初期不良ブロックのマーキング処理を示すフローチャートである。この処理は、メモリチップ出荷時に製造業者側で実行する処理である

[0030]

ステップST1で、ブロックアドレスBADRSをゼロに初期化する。

[0031]

ステップST2で、ブロックアドレスBADRSが初期不良ブロックのブロックアドレスであるか否かを判断する。初期不良ブロックのブロックアドレスである場合には、ステップST3に進み、初期不良ブロックのブロックアドレスでない場合には、ステップST16に進む。

[0032]

ステップST3で、ブロックアドレスBADRSのブロックの特定領域に、E CCエラーとなるコードを書き込む。この際、図2の半導体記憶装置の例では、 ECC停止回路13aを起動し、ECC生成・エラー訂正回路15の動作を停止 させることによって、ECCエラーを示すECCコードを外部から書き込む。

[0033]

ステップST4で、ブロックアドレスBADRSの特定領域からデータを読み出す。

[0034]

ステップST5で、ECCエラーが検出されたか否かを判定する。ECCエラーが検出されない場合には、ECCエラーとなるコードを書き込んだにも関わらず所定の動作をしていないので、メモリチップ自体が不良品であると判断して、ステップST7で出荷不可の旨を判定する。ECCエラーが検出された場合には、ステップST6に進む

ステップST6で、ブロックアドレスBADRSが最終ブロックアドレスnMAXであるか否かを判定する。最終ブロックで無い場合には、ステップST8に進み、ブロックアドレスBADRSを1つ増やして、ステップST2に戻り以降の処理を繰り返す。最終ブロックである場合には、処理を終了する。

[0035]

上記のような処理を実行することで、初期不良ブロックの特定領域にECCエラーを発生するコードを書き込み、メモリの各初期不良ブロックをマーキングすることが出来る。

[0036]

図4は、本発明による初期不良ブロックの検索処理を示すフローチャートである。この処理は、初期不良ブロックをテーブル等で管理するために、ユーザ側が 実行する処理である。

[0037]

ステップST1で、ブロックアドレスBADRSをゼロに初期化する。

[0038]

ステップST2で、ブロックアドレスBADRSのブロックの特定領域(例えばページ0及びページ1)のデータを読み出す。

[0039]

ステップST3で、読み出したデータに関するECCチェックの結果が正常か否かを判定する。異常な場合には、ステップST5に進み、初期不良ブロックを管理するテーブルにブロックアドレスBADRSを追加する。正常な場合には、ステップST4に進む。

[0040]

ステップST4で、ブロックアドレスBADRSが最終ブロックアドレスnMAXであるか否かを判定する。最終ブロックで無い場合には、ステップST6に進み、ブロックアドレスBADRSを1つ増やして、ステップST2に戻り以降の処理を繰り返す。最終ブロックである場合には、処理を終了する。

[0041]

上記のような処理を実行することで、初期不良ブロックをユーザ側で検索して 、初期不良ブロックを管理するテーブルに登録することが出来る。

[0042]

図5は、初期不良ブロックの一例を示す図である。

[0043]

1つのブロックには、n個のページとしてページのからページnが含まれる。また各ページは、512バイトのデータ領域と3バイトのECCコード領域に分かれている。初期不良ブロックを示すために用いる特定領域としては、例えば、ページの及びページ1を用いる。全てのデータ領域は、初期状態においてイレーズ状態であり、"FFh"のデータが各バイトに記録されている。またページの及びページ1の特定領域以外の各ページにおけるECCコード領域は、初期状態ではイレーズ状態であり、"FFh"のデータが各バイトに記録されている。ここで各バイトが"FFh"のデータに対する正しいECCコードは、各バイトが"FFh"である。従って、特定領域以外のページでは、データとECCコードとの対応がとれている。

[0044]

ページ0及びページ1の特定領域のECCコード領域には、"00h"のデータが各バイトに書き込まれている。図2の半導体記憶装置の例では、ECC停止回路13aを起動し、ECC生成・エラー訂正回路15の動作を停止させることによって、ECCエラーを示すECCコード"00h"を外部から書き込むことになる。

[0045]

このようにして初期不良ブロックの特定領域に、ECCエラーを示すECCコードを記録することで、システム変更後であっても容易に不良ブロックを特定することが可能になる。

[0046]

図6は、データ読み出し時のECCエラー検出を説明する図である。

[0047]

図6は、データ読み出し動作後にステータスリードコマンドを図2の半導体記憶装置に入力したときに、I/Oピンを介してバッファ制御回路13から出力されるデータの一例を示す。図6に示されるように、各I/Oピンには各情報が割り当てられており、この場合には、一番のI/OピンであるI/O1がECCエラー状態を示すピンとされる。即ち、データ読み出し動作後にステータスリードコマンドを半導体記憶装置に入力し、ピンI/O1から出力されるECCエラー有無情報を読み出すことで、ECCエラーが発生したか否かを容易に判定することが出来る。

[0048]

このように、不良ブロックを検出するためにはステータスリードコマンドを入力してピン I / O 1 の信号レベルの判定を行うだけでよいので、初期不良ブロック検索の際には、従来の場合のように特定領域 2 ページの 1 O 2 4 バイト分のデータ全てに対して検査をする必要が無い。従って、初期不良ブロック検索処理を高速に実行することが可能になる。

[0049]

なおピンI/O2からは、エラー訂正が実行されたか否かを示す情報が出力される。この情報に基づいて、エラー訂正が可能なECCエラーであるのか否かを

判定し、エラー訂正が不可能なECCエラーに対してだけ不良ブロック管理をするようにしてもよい。

[0050]

図7は、半導体記憶装置をテストして初期不良ブロックをマーキングする際に 使用するテスタシステムを示す図である。

[0051]

テスタシステムは、制御端末21、試験装置22、及び測定ボード23を含む。測定ボード23には、メモリとの接続用の複数の端子が設けられており、試験対象のメモリが装着される。コンピュータである制御端末21は、所定のプログラムに基づいて動作することで試験装置22を制御し、測定ボード23のメモリ接続用端子を介してメモリに信号を供給すると共に、メモリからの出力信号を検査する。これによって、例えば図2に示されるメモリの試験を行うと共に、図3の処理を実行して初期不良ブロックをマーキングすることが出来る。

[0052]

なおECC (Error Check and Correction) チェックにおいては、データ書き込み時に所定のECCコード生成方法でECCコードを生成し、予め用意した領域にECCコードを書き込んでおく。読み出し時には、読み出したデータから所定のECCコード生成方法でECCコードを生成し、生成したECCコードと記憶されているECCコードとを比較することで、エラー検出或いは訂正を行うことが出来る。ECCコード生成方法は、従来技術の範囲内であり、ここでその詳細に関しては説明を省略する。

[0053]

本発明におけるエラーチェックとしては、上記のようにエラーチェック用のコードをエラーコード領域に記録するような方法であれば、特定の方法に限られるものではなく、コード生成方法も特定のコード生成方法に限られるものではない。即ち本発明は、特定のエラーチェック方法に限定されるものではなく、CRC等従来技術の範囲内で使用可能なエラーチェック方法でよく、また将来同等のエラーチェック方法が用いられるのであれば、そのような方法を本発明に適用することが可能であり、そのような当業者にとって容易である置き換えは本発明の範

囲内であると意図される。

[0054]

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

[0055]

【発明の効果】

本発明によれば、一旦メモリを使用して出荷時のデータが消失してしまっても、各ブロックに対してデータ読み出し動作を実行すると、不良ブロックにはEC Cエラーが発生し、不良でない正常なブロックにはECCエラーが発生しないこ とになる。従って、一旦使用したメモリを別のシステムで使用する場合などに、 メモリのデータを検査することで初期不良ブロックを含む不良ブロックの位置を 特定することが出来る。

[0056]

また出荷後に不良箇所が新たに発生した場合、即ち使用中のブロックからデータを読み出した際にECCエラーが検出された場合には、読み出しデータのECCコードと記録されたECCコードとが一致しない不良ブロックとして、このブロックを管理すればよい。従って、初期不良ブロックと後発の不良ブロックとは、同一の状態のブロックとなり、不良ブロックの管理が容易になる。

[0057]

また半導体記憶装置からECCエラーの有無情報を外部に出力する構成とすれば、不良ブロックを検出するためには、この有無情報の判定を行うだけでよい。 従って、従来の場合のように特定領域の全てのデータに対して検査をする必要が 無くなり、初期不良ブロック検索処理を高速に実行することが可能になる。

[0058]

また半導体記憶装置において、出荷時の検査により不良ブロックを検出すると、その不良ブロックの特定領域にECCエラーを示すECCコードを書き込む必要があるが、ECC生成回路が通常どおりに動作していては、ECCエラー状態を示すECCコードを書き込むことは出来ない。そこでECC停止回路を起動し、ECC生成回路の動作を停止させることによって、外部からECCエラーを示

すECCコードを直接に書き込むことが可能になる。

【図面の簡単な説明】

【図1】

本発明による初期不良ブロックのデータ構造を示す図である。

【図2】

本発明による半導体記憶装置の構成を示すブロック図である。

【図3】

本発明による初期不良ブロックのマーキング処理を示すフローチャートである

【図4】

本発明による初期不良ブロックの検索処理を示すフローチャートである。

【図5】

初期不良ブロックの一例を示す図である。

【図6】

データ読み出し時のECCエラー検出を説明する図である。

【図7】

半導体記憶装置をテストして初期不良ブロックをマーキングする際に使用する テスタシステムを示す図である。

【符号の説明】


- 11 半導体記憶装置
- 12 データバッファ
- 13 バッファ制御回路
- 14 データバッファ
- 15 ECC生成・エラー訂正回路
- 16 メモリセルアレイ

【書類名】

図面


【図1】

本発明による初期不良ブロックのデータ構造を示す図




【図2】

本発明による半導体記憶装置の構成を示すブロック図




【図3】

本発明による初期不良ブロックのマーキング処理を示すフローチャート



【図4】

本発明による初期不良ブロックの検索処理を示すフローチャート



【図5】

初期不良ブロックの一例を示す図

oyte)	~ 	 -
ECC 3-1' 領域(3byte)	00 00 00 00 00 00 all FF	allFFF
7/MK(612byte) EC	FF FF FF	AA
	0 - 0 • • • • • • • •	ロイン
	7.034	


【図6】

データ読み出し時のECCエラー検出を説明する図

散明	0=成功、1=失敗	0=正常酰み出し、1=エラー後出	0=デーク訂正なし、1=デーク訂正券	reserved	reserved	reserved	0=ビジー、1=レディ	0=保護されている、1=保護されていない
- ************************************	プログラム/消去	BCC エラー検出	ECCエラー訂正	•	•		レディバビジー	書き込み保護
	1/00	1/01	1/02	1/03	1/04	1/05	90/I	1/07

【図7】

半導体記憶装置をテストして初期不良ブロックをマーキングする際に 使用するテスタシステムを示す図



【書類名】 要約書

【要約】

【課題】本発明は、不良ブロックの管理が容易な不良ブロック管理方法及び半導体記憶装置を提供することを目的とする。

【解決手段】メモリ領域が複数のブロックに分割されECC機能を有する半導体 記憶装置において出荷時に初期不良ブロックをマーキングする方法は、初期不良 ブロックを検出し、初期不良ブロックの特定の領域に対してECCエラーとなる ECCコードを書き込む各段階を含むことを特徴とする。

【選択図】図3

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社